飯中淹的避難所~~~~~

if(locked==false) { locked=true; doSomething();}這不是兩個原子操作？如何防止兩步之間沒有人插入？
  回復  更多評論
  

@shbooom
不是locked，是dosomething.
線程A
if(doSomething==true) { DoSomething(); doSomething=false;}

線程B
if(doSomething==false) { DoOtherthing(); doSomething=true;}

在A線程DoSomething()時，B線程進不去判斷，所以不會用DoOtherthing()來干擾。

或者就按照你的locked
修改成這樣
線程A
if(locked==false) { doSomething(); locked=true;}
線程B
if(locked) { doOtherthing(); locked = false;}

在A的花括號內，B的doOtherthing不會影響A的doSomething。





  回復  更多評論
  

Intel Architectures Software Developer's Manual Volume 3A System Programming Guide Chapter 7 Section 2
7.2.2 Memory Ordering in P6 and More Recent Processor Families
The Intel Core 2 Duo, Intel Atom, Intel Core Duo, Pentium 4, and P6 family proces-
sors also use a processor-ordered memory-ordering model that can be further
defined as "write ordered with store-buffer forwarding." This model can be character-
ized as follows.
In a single-processor system for memory regions defined as write-back cacheable,
the following ordering principles apply (Note the memory-ordering principles for
single-processor and multiple-processor systems are written from the perspective of
software executing on the processor, where the term "processor" refers to a logical
processor. For example, a physical processor supporting multiple cores and/or
HyperThreading Technology is treated as a multi-processor systems.):
1 Reads are not reordered with other reads.
2 Writes are not reordered with older reads.
3 Writes to memory are not reordered with other writes, with the exception of
writes executed with the CLFLUSH instruction and streaming stores (writes)
executed with the non-temporal move instructions (MOVNTI, MOVNTQ,
MOVNTDQ, MOVNTPS, and MOVNTPD).
4 Reads may be reordered with older writes to different locations but not with older
writes to the same location.
5 Reads or writes cannot be reordered with I/O instructions, locked instructions, or
serializing instructions.
6 Reads cannot pass LFENCE and MFENCE instructions.
7 Writes cannot pass SFENCE and MFENCE instructions.
In a multiple-processor system, the following ordering principles apply:
1 Individual processors use the same ordering principles as in a single-processor
system.
2 Writes by a single processor are observed in the same order by all processors.
3 Writes from an individual processor are NOT ordered with respect to the writes
from other processors.
4 Memory ordering obeys causality (memory ordering respects transitive
visibility).
5 Writes to the same location have a total order.
6 Locked instructions have a total order.

其實只有寫操作和其后的讀操作(不同的地址)才會亂序執行  回復  更多評論
  

看了你之前的源代碼,當線程A需要放入數據時B線程一直在使用數據的話，線程A會占100%的CPU，系統里可不光A，B兩個線程，如果使用系統提供的臨界區，線程A會陷入內核然后釋放出CPU控制權，等線程B處理完會將A喚醒，提高了系統的利用率。  回復  更多評論
  

@cpm
代碼中的賦值是在一起的，而且是對不同的變量，所以他們可能會被亂序執行。這樣另一個線程獲取到通過狀態后，可能這時候其他的寫操作還沒有執行完。就會出問題。

所以在修改狀態前，要用一個寫barrier來過濾掉其他寫操作的reorder，從而實現修改狀態時，所有寫操作都完成。


另外，關于例程的代碼，只是做分析用。實際使用時，還是得用一些手段來讓系統對線程進行調度。這個是最基本的常識。
  回復  更多評論
  

@飯中淹
3 Writes to memory are not reordered with other writes, with the exception ...
所以寫操作和寫操作之間不會亂序（例外情況這里不會遇到）
同時
2 Writes by a single processor are observed in the same order by all processors.
因此，一個線程的寫操作也是被所有線程依次觀察到的（例如一個線程先寫了a，后寫了b，那么所有線程觀察的結果都是a先被寫，b后被寫）
所以這種情況下不需要內存屏障，只要變量加了volatile保證編譯器不優化就沒有問題


另外，你的代碼之所以無鎖能夠運行，是因為通常需要多線程鎖的那些線程地位是對等的，而在你的例子里，其實是把一個單線程問題披上了多線程的外套。A線程只會把iState 由false改為true，而B線程只會把iState 由true改為false。既然這樣，為何不讓A線程檢查完直接處理呢？
而真正需要多線程同步的問題（即不能簡化為單線程的問題），鎖是不可避免的。就算是lock-free編程，也是使用了硬件鎖。  回復  更多評論
  

@cpm
在這里，我說的是個多線程通信問題，它的單個任務是線性的。
我認為：

所有的多線程問題都可以細分為單個線性任務。

不能細分為線性任務的問題，是不存在的。

鎖是不可避免的，就算是狀態也是一種鎖。

這里的無鎖，就是不用系統提供的鎖。

無論是什么多線程問題，鎖都是保證線性任務線性執行的。

所以沒有你說的不能簡化為單線程的問題。

  回復  更多評論
  

@cpm
另外，我準備用barrier來代替volatile，從而讓所有的讀寫操作都能夠被優化，并且，還能夠獲得及時的更新。
  回復  更多評論
  

為什么不使用Intel的線程開發包TBB呢？這個庫已經被多個產品使用了，而不是實驗性代碼。
里面有模板 atomic<T> 來設定原子性變量，來代替volatile, 既保證正確性，又保證跨平臺。你們擔心的問題，我相信Intel的工程師都已經考慮到并且保證沒有問題的。  回復  更多評論